Рис. 2. (a) Основные блоки и (b) схема конвейера процессорного элемента PPE. Блок дешифровки и выборки команд параллельно выбирает и дешифрует четыре команды из кэша команд первого уровня для чередующихся тактов двух одновременно выполняющих потоков. Когда активны оба потока, их такты чередуются между собой, и каждый из них получает за такт по две команды, упорядоченных в соответствии с программой. Ядро содержит по одному экземпляру каждого из основных блоков выполнения команд (перехода, с фиксированной запятой, загрузки/сохранения, с плавающей запятой (FPU) и векторных/мультимедийных (VMX)). На части (b) рисунка латентности обработки обозначены цветом (цвета соответствуют части (a)). Простые команды с фиксированной запятой выполняются за два такта. Поскольку выполнение команд с фиксированной запятой происходит в отложенном режиме, штраф за ожидание данных от предыдущей команды загрузки (load to use penalty) ограничивается одним тактом. Штраф за ожидание данных, отсутствующих в кэше (branch miss penalty) составляет 23 такта и сопоставим с аналогичным показателем в проектах с намного более низкой рабочей частотой.

Поделитесь материалом с коллегами и друзьями

Купить номер с этой статьей в PDF