По данным компании, используемый ею подход упрощает программирование многоядерных процессоров, а именно сложность программирования считается одним из барьеров к внедрению многоядерной параллельной обработки. Применяемый Tilera двухмерный интерконнект iMesh позволяет обойтись без встроенной шины, а система Dynamic Distributed Cache (DDC) обеспечивает когерентность локальной кэш-памяти в масштабах всего процессора. Как сообщается, эти две ключевых технологии дают возможность линейно масштабировать производительность архитектуры TILE Architecture при увеличении числа ядер на кристалле. По мнению некоторых аналитиков, новые продукт может значительно повысить вычислительную мощность ЦОД при одновременном снижении энергопотребления, открыть новые возможности для “облачных вычислений”. Поставки новых процессоров начнутся в следующем году.

 

Поделитесь материалом с коллегами и друзьями