Предлагаемый метод заключается в применении динамической вместо статической оперативной памяти в качестве встроенного в процессор кэш-буфера. Это позволит на две трети уменьшить площадь, занимаемую на кристалле блоком памяти, и на 80% снизить его энергопотребление. По словам сотрудников IBM, данный подход даст возможность существенно повысить производительность многоядерных процессоров, в особенности при исполнении приложений, пропускающих через чип большие объемы информации. В IBM уже используют встроенную DRAM (eDRAM) в прототипах процессоров, отвечающих норме проектирования 65 нм, и собираются к 2008 году начать коммерческое применение технологии во всех своих 45-нанометровых чипах во главе с процессорами Power.

Поделитесь материалом с коллегами и друзьями