Новые методы позволяют повысить эффективность разработанной в IBM технологии Dual Stress Liner, которая обеспечивает возможность улучшения производительности транзисторов сразу обоих типов. Первый метод, рассчитанный на транзисторы n-типа, предусматривает помещение на них тонкой пленки нитрида кремния и последующего ее удаления; при этом результирующая "растянутость" атомной решетки кремния сохраняется. Второй метод заключается в размещении вдоль затвора транзисторов p-типа кремний-германиевого сплава, обеспечивающего его сжатие. После этих двух методов применяется Dual Stress Liner (последовательное наложение на кристалл деформирующих веществ двух разных видов и избирательное удаление их с транзисторов соответствующих типов). Как заявляют в AMD, по сравнению с последним поколением ее процессоров, 65-нанометровые чипы, изготовленные с использованием всех трех методов (включая DSL), будут иметь на 20% более высокую производительность.

Служба новостей IDG, Сан-Франциско

Поделитесь материалом с коллегами и друзьями