Z-архитектура

Современные 64-разрядные мэйнфреймы IBM...

Михаил Кузьминский

Современные 64-разрядные мэйнфреймы IBM

С субъективной точки зрения автора, серверы zSeries обладают сегодня наиболее важными чертами открытых систем (на них может работать, в частности, ОС Linux), сохранив при этом все основные привлекательные свойства мэйнфреймов; особо стоит отметить возможность работать с операционной системой z/OS, наследницей знаменитой MVS. Таким образом, zSeries объединяет достоинства как открытых систем, так и мэйнфреймов и уже потому лишь обладает определенными преимуществами перед обеими альтернативными платформами.

Интерес к архитектуре zSeries несомненен. Резко возросшая привлекательность мэйнфреймов IBM способствует появлению новых категорий потенциальных пользователей. Поэтому свою статью автор попытался сориентировать сразу на две категории читателей: во-первых, на специалистов, работавших с ЕС ЭВМ или мэйнфремами IBM, и, во-вторых, на тех, кому вообще интересны подобные системы. (Полное описание z-архитектуры [1] представляет собой довольно толстую книгу, поэтому выбор наиболее важных сведений для публикации неизбежно становится субъективным.)

Общее описание z-архитектуры

Общее представление об архитектуре zSeries дает рис. 1, на котором представлены основные архитектурные блоки двухпроцессорной системы. Любой компьютер zSeries содержит оперативную память (помимо «главной», возможна комплектация расширенной оперативной памятью), один или несколько центральных процессоров, средства обеспечения работы оператора, канальную подсистему и внешние устройства. Внешние устройства подсоединяются к канальной подсистеме не напрямую, а через контроллеры; «канальных путей», подсоединяющих контроллеры к канальной подсистеме, может быть несколько.

Эта последняя особенность, наряду с возможностью подключения внешних устройств сразу к нескольким контроллерам, способствует увеличению производительности и надежности, обеспечивая мэйнфреймам преимущества по сравнению с типовыми Unix-серверами. Долгое время преимуществом мэйнфреймов считалось также наличие у канальной подсистемы независимого от центральных процессоров пути обмена данными с оперативной памятью. Сегодня широкое применение коммутаторов в современных мощных Unix-серверах позволило реализовать в них аналогичные свойства. Более подробно особенности подсистемы ввода-вывода мэйнфреймов рассмотрены, например, в [2].

Серверы zSeries могут взаимодействовать между собой через адаптеры «канал — канал», разделяемые (общие) внешние устройства и специализированные аппаратные средства построения кластеров Parallel Sysplex (конечно, здесь не идет речи о «слабых» соединениях серверов посредством компьютерных сетей).

Модели z900 с числом центральных процессоров не более 16 формально должны быть отнесены к системам симметричной многопроцессорной архитектуры (SMP — symmetrical multiprocessing). Однако реально процессоров в них может быть больше, и потому z900 стоило бы охарактеризовать как системы с асимметричной многопроцессорной архитектурой.

С точки зрения конструкции основой z900 является модуль MultiChip Module (MCM), который был представлен и в ряде предыдущих поколений мэйнфреймов IBM. В z900 модуль МСМ содержит 20 микропроцессоров, в их числе: сервисный процессор SAP (System Assist Processor), отвечающий, в частности, за управление подсистемой ввода-вывода; «связывающий» процессор ICF (Internal Coupling Processor), используемый в кластерах Sysplex; криптографические процессоры; и др. Понятно, что некоторые типы процессоров в конкретной конфигурации могут отсутствовать. Кроме того, конфигурация z900 может включать до 16 дополнительных выделенных криптографических процессоров и до 96 процессоров ввода-вывода [3].

Модуль MCM размерами 5 x 5 дюймов и содержит также микросхему часов, кэш-память второго уровня и микросхемы управления кэшем, а также «концентраторы» MBA (Memory Bus Adapter) [3]. Место адаптеров МВА в архитектуре мэйнфреймов IBM рассматривается, например, в [2].

Наконец, блок ETR (External Time Reference), применяемый в кластерных конфигурациях, служит для синхронизации часов процессоров в кластере.

Оперативная память в z900 выделяется блоками по 4 Кбайт. В иерархии памяти может быть представлен также общий для всех центральных процессоров кэш второго уровня, кэш-память процессоров ввода-вывода, а также собственная кэш-память каждого центрального процессора.

Центральные процессоры z900, как и их предшественники, начиная еще с S/360, являются представителями CISC-архитектуры. Система команд включает общие, десятичные команды, команды управления, команды для работы с плавающей запятой (распадается на три подгруппы — работающие с традиционным для мэйнфреймов шестнадцатеричным форматом, с двоичным форматом и не зависящие от формата).

Эти группы команд были представлены и в архитектуре предыдущих поколений мэйнфреймов IBM. В z900 в связи с переходом к 64-разрядной архитектуре появились модифицированные команды, работающие с 64-разрядными данными. Так, кроме команд сложения 32-разрядных целых чисел A и AR (двухадресные команды формата «регистр — память» и «регистр — регистр») появились их 64-разрядные варианты, AG и AGR соответственно.

Следует отметить, что набор команд z-архитектуры действительно чрезвычайно широк и некоторые из команд являются узко специализированными, ориентированными на специфические приложения, что существенно увеличивает производительность последних.

Z-архитектура предусматривает следующие регистры: регистр слова состояния программы PSW; регистр префикса; 64-разрядные регистры — общего назначения (GR), с плавающей запятой (FR) и управляющие регистры (CR); 32-разрядные регистры доступа (AR); регистры для компаратора часов и таймера центрального процессора. Кроме того, каждый центральный процессор имеет регистр астрономического времени TOD.

PSW используется, в частности, для обработки прерываний. Их в zSeries шесть классов: внешние, ввода-вывода, машинных ошибок, программные, обращения к супервизору и рестарта. При обработке прерываний текущее слово состояния PSW сохраняется как старое, и по фиксированному адресу оперативной памяти выбирается новое, задающее начало обработчика прерывания данного класса.

В центральных процессорах серверов zSeries имеется 16 регистров GR, причем пара смежных регистров GR может использоваться для представления 128-разрядных величин. GR используются в полях R, B, X (соответственно «регистр», «база», «индекс») команд. Регистров FR также 16, и пары смежных FR могут использоваться для представления 128-разрядных чисел с плавающей запятой.

Наконец, в z-архитектуре по 16 регистров CR и AR. При этом регистры AR1-15 применяются для доступа к адресным пространствам, включая «основное» (первичное), а AR0 всегда указывает на первичное адресное пространство. Поэтому в любой момент времени может поддерживаться работа с 16 адресными пространствами.

Адресация и память

Рис. 2. Представление адресов разного размера в GR

Адреса в z-архитектуре являются целыми числами без знака длиной 24, 31 или 64 разряда; таким образом, архитектурно поддерживается сразу три режима адресации. Длина адреса задается битами 31 и 32 в слове состояния PSW (значения 00/01/11 отвечает 24/31/64-разнядной адресации соответственно). Работа с номерами адресных пространств ASN поддерживается только при 31-разрядной адресации [1].

Длина адреса данных в CCW (последовательности командных слов канала CCW, используются для организации операций ввода/вывода; каждой такой операции соответствует свое CCW; тем, кто не знаком с архитектурой ввода-вывода мэйнфреймов IBM или ЕС ЭВМ, для знакомства с этим механизмом можно рекомендовать статью [2] — М.К.) задается управляющим битом в блок запроса операции ввода-вывода (ORB — Operation Request Block), «назначенным» командой SSCH («запустить подканал»).

Еще со времени S/370 в мэйнфреймах IBM представлено три типа адресов [4]. Начнем с абсолютных адресов, которые относятся к нижнему уровню — фактически это адреса физических ячеек памяти. Реальные адреса совпадают с абсолютными за одним исключением: если в многопроцессорной системе значение реального адреса лежит в диапазоне от 0 до 8091, он преобразуется в абсолютный адрес на основе значения бит 0-50 префиксного регистра (размер префиксной области по сравнению с S/370 возрос многократно).

Естественно, разные центральные процессоры имеют разное значение регистра префикса. Этот механизм позволяет использовать обычную схему «управляющих» процедур, в том числе процедур обработки прерываний, не допуская конфликтов между центральными процессорами.

Тот адрес, который кодируется в программе, называется логическим адресом. Как правило, это адрес виртуальной памяти, подвергаемый динамическому преобразованию адресов (DAT — dynamic address translation). Если преобразование не применяется, логический адрес совпадает с реальным. В z-архитектуре имеется четыре режима работы и соответственно четыре типа виртуальных адресов: первичные, вторичные, задаваемые регистрами доступа AR, домашние. Эти адреса принадлежат соответствующим одноименным типам адресных пространств, а в процедурах DAT-преобразований используются соответствующие управляющие элементы адресных пространств (ASCE — address space control element).

16.11.2001г