Обнародование представителями Intel планов стандартизации и последующей коммерциализации интерфейсной технологии Geneseo стало одним из самых заметных событий форума IDF в Пекине. В сентябре прошлого года в ходе аналогичного мероприятия в Сан-Франциско эта технология была преподнесена как совместный проект Intel и IBM по расширению архитектуры PCI Express, целью которого является разработка механизмов, обеспечивающих более тесное взаимодействие процессора и аппаратных акселераторов. За этим угадывалось намерение противопоставить Geneseo схожей технологии Torrenza на базе архитектуры HyperTransport, представленной компанией AMD несколькими месяцами ранее; в дни пекинского форума у многих наблюдателей смутное подозрение переросло в уверенность.

Как заявил в ходе IDF Аджей Бхатт, главный архитектор систем ввода/вывода в подразделении Digital Enterprise Group, первые продукты с поддержкой технологии Geneseo могут появиться на рынке в 2009 году. Это дало основание критикам заявить, что в AMD, предложив разработчикам аппаратного обеспечения во многом аналогичную (а в чем-то, возможно, и более интересную) технологию, опередили Intel на три года. Впрочем, упрекая Intel в намерении «заново изобретать колесо с единственной целью — навредить AMD», те же самые критики отмечали, что сами по себе идеи, лежащие в основе Geneseo, отнюдь не плохи, а обещанная совместимость с нынешней архитектурой PCI Express, очевидно, сулит пользователям безболезненный переход на новую технологию.

Досталось Intel и за механизмы «подсказок» (coherence hints), которые, по мнению критиков, еще сильнее (по сравнению с PCI Express) привяжут Geneseo к процессорам Intel: трудно предположить, что новая технология позволит акселераторам эффективно «подсказывать» и другим процессорам, как и когда использовать кэш-память.

Как, в общем-то, и следовало ожидать, в Intel намерены провести стандартизацию Geneseo под эгидой группы PCI Special Interest Group. Во второй половине 2007 года должна быть закончена работа над спецификациями версий 0.7 и 0.9, а версия 1.0, как предполагается, будет утверждена в качестве стандарта в первой половине следующего года. Вслед за этим, во второй половине 2008 года, начнется процесс внедрения стандарта в компьютерной индустрии, хотя, как подчеркивают в Intel, названные сроки еще могут быть скорректированы в зависимости от скорости процессов стандартизации в PCI-SIG.

Помимо упомянутых «подсказок», в числе возможностей, которые планируется реализовать в Geneseo, можно выделить общую для всех типов акселераторов модель программирования, виртуализацию ввода/вывода, совместное использование устройств и функции управления тепловыделением и энергопотреблением (нехватка таких функций, по мнению ряда специалистов, является «ахиллесовой пятой» PCI Express).

Поделитесь материалом с коллегами и друзьями