Новый процессор TRIPS (Tera-op, Reliable, Intelligently adaptive Processing System) можно использовать для ускорения вычислений промышленного, бытового и научного характера. Чип TRIPS включает в себя два процессорных ядра, каждое из которых способно выполнять за цикл 16 операций, одновременно обрабатывая до 1024 инструкций. Существующие на сегодняшний день высокопроизводительные процессоры рассчитаны на выполнение только четырех операций в течение одного цикла.

Прототип чипа имеет два ядра, но в своих будущих разработках команда исследователей намерена увеличить их число. Согласно информации, размещенной на Web-сайте группы, прототип TRIPS представляет собой заказную микросхему ASIC, выполненную по технологии 130 нм и содержащую 170 млн. транзисторов. При проектировании физической структуры микросхемы ASIC команда исследователей из Остина поддерживала тесные партнерские отношения с инженерами корпорации IBM. Совместными усилиями решались вопросы размещения элементной базы, маршрутизации и непосредственного изготовления прототипа. В качестве главного спонсора группы выступало агентство DARPA (Defense Advanced Research Projects Agency). В реализацию проекта внесли свой вклад также компании Intel и Sun.

Новый класс архитектуры

В чипе TRIPS нашел воплощение новый класс процессорной архитектуры, получивший название EDGE (Explicit Data Graph Execution). В отличие от обычных архитектур, предполагающих обработку в каждый конкретный момент времени только одной инструкции, архитектура EDGE способна одновременно обрабатывать большие блоки информации, повышая эффективность выполнения вычислительных операций.

При использовании существующих многоядерных процессорных технологий скорость увеличивается за счет добавления к уже имеющимся дополнительных процессоров, обладающих такой же производительностью. Таким образом, задача увеличения производительности возлагается на разработчиков программного обеспечения, которым приходится переписывать свой код с учетом потенциальной загрузки большого числа процессоров.

На протяжении последних семи лет профессора Стивен Кеклер, Дуг Бергер и Кэтрин Маккинли занимались созданием технологии, которая в конце концов нашла свое отражение в прототипе TRIPS. Команда исследователей проектировала как аппаратную часть прототипа, так и программное обеспечение, под управлением которого он работает. "Технология EDGE предлагает альтернативный подход, который становится интересен, когда увеличение числа ядер уже не влечет за собой желаемого увеличения производительности", - заявил Кеклер.

Среди специфических особенностей TRIPS отметим следующие:

  • Использование ключевых новаторских технологий;
  • Архитектура и набор инструкций EDGE;
  • Масштабируемое распределенное процессорное ядро, состоящее из повторяющихся неоднородных мозаичных компонентов;
  • Неоднородная архитектура и реализация кэш-памяти;
  • Организация сети на чипе для пересылки операндов и данных;
  • Настраиваемая система памяти на чипе с возможностью перемещения хранимой информации между кэш-буфером и основной физической памятью;
  • Составные процессоры, в основе которых лежит объединение однородных процессорных мозаичных компонентов;
  • Реализация компилятора на базе алгоритмов, формирующих элементарные исполняемые блоки кода;
  • Использование алгоритмов диспетчеризации пространственных инструкций.

Поделитесь материалом с коллегами и друзьями