Intel представила полнофункциональные чипы SRAM, изготовленные по технологии 65 нм
Завод Intel в Хилсборо (шт. Орегон) стал «испытательным полигоном» для технологии 65 нм

В Intel готовятся в следующем году перейти на выпуск микросхем по технологии 65 нм с использованием 300-миллиметровых кремниевых пластин, обещая добиться дальнейшего увеличения производительности при выполнении вычислительных операций и уменьшения утечек. В конце августа корпорация представила полнофункциональные 70-мегабитные чипы памяти SRAM, изготовленные по новой технологии и содержащие около полумиллиона транзисторов.

Как отметил Марк Бор, занимающий должность директора направления Process Architecture and Integration в подразделении Intel Technology and Manufacturing Group, при переходе к норме проектирования 65 нм революционных изменений в процессе производства ожидать не следует. В частности, продолжится использование технологии «растянутого кремния» (strained silicon) с теми же материалами, которые применяются сейчас при выпуске 90-нанометровых микросхем (кремний-германиевый сплав и нитрид кремния для транзисторов соответственно p- и n-типов), а также содержащих углеродные добавки диэлектриков с низким коэффициентом диэлектрической проницаемости (low-k). Обе эти составляющие технологического процесса, по словам представителей Intel, были улучшены. Однако Бор отказался сообщить в деталях, какие именно улучшения были внесены, подтвердив лишь некоторые частные предположения (к примеру, о том, что искусственно создаваемые напряжения в кремниевой структуре канальной области транзистора стали больше). Среди новшеств были также упомянуты увеличение числа слоев медных соединений (с семи до восьми) и появление так называемых «транзисторов сна» (sleep transistor), отключающих цепи питания отдельных блоков микросхем в те моменты, когда они не используются.

Продолжая следовать закону Мура, в Intel вновь уменьшают размеры транзисторов и удваивают плотность их размещения на кристалле. Ширина канала уменьшена до 35 нм (с 50 нм в технологии 90 нм), при этом толщина слоя диэлектрика затвора (диоксид кремния) остается прежней (1,2 нм), что, по словам Бора, позволит избежать увеличения утечек. При переходе к выпуску микросхем с нормой проектирования 45 нм (2007 год) в Intel намерены уменьшить ширину канала уже до 25 нм и начать применять вместо диоксида кремния некий «материал с высокой диэлектрической проницаемостью» (high-k), попутно заменив затворы из поликристаллического кремния металлическими (точнее, в них будет использоваться некий сплав). О том, что конкретно скрывается за этими двумя понятиями, в корпорации пока предпочитают хранить молчание.

Микросхемы с нормой проектирования 45 нм в Intel планируют выпускать на трех заводах. Один из них, завод в Хилсборо (шт. Орегон), стал для новой технологии своеобразным испытательным полигоном. Два других — предприятия в городе Чандлер (шт. Аризона) и ирландском Лейкслипе.

Поделитесь материалом с коллегами и друзьями